

# PATENT ABSTRACTS OF JAPAN

(11)Publication number : 11-354800

(43)Date of publication of application : 24.12.1999

(51)Int.Cl. H01L 29/786  
H01L 21/336

(21)Application number : 10- (71)Applicant : HITACHI LTD  
155586


(22)Date of filing : 04.06.1998 (72)Inventor : SATO TAKESHI  
KAWACHI GENSHIRO

## (54) THIN-FILM TRANSISTOR, ITS FORMING METHOD, AND LIQUID CRYSTAL DISPLAY DEVICE

### (57)Abstract:

PROBLEM TO BE SOLVED: To provide a reliable thin-film transistor due to a high On current with a low-resistance LDD region.

SOLUTION: A thin-film transistor consists of a gate 5, a gate insulation layer 6, a channel 3, a source 1, a drain 2, and an LDD region 4. At this time, the channel 3 is formed by a polycrystalline Si film with an average particle diameter of 1/10 or less of the channel length. Also, the LDD region consists of an Si film where a crystal grain boundary does not cross a current path from the channel 3 and that is regarded nearly as a single crystal in a current flowing direction.



### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's  
decision of rejection]

[Kind of final disposal of application  
other than the examiner's decision of  
rejection or application converted

registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's  
decision of rejection]

[Date of requesting appeal against  
examiner's decision of rejection]

[Date of extinction of right]

(10) 日本特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平11-354800

(43) 公開日 平成11年(1999)12月24日

(51) Int. Cl.

識別記号

F1

H01L 29/78

H01L 29/78

616A

21/385

618D

627C

審査請求 未請求 請求項の数 4 O L (全 5 頁)

(61) 出願番号 特願平10-155586

(62) 出願日 平成10年(1998)6月4日

(71) 出願人 000005106

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72) 発明者 佐藤 健史

茨城県日立市大みか町七丁目1番1号 株

式会社日立製作所日立研究所内

(72) 発明者 河内 玄士朗

茨城県日立市大みか町七丁目1番1号 株

式会社日立製作所日立研究所内

(74) 代理人 弁理士 小川 勝男


(54) 【発明の名称】 薄膜トランジスタ及びその形成方法並びに液晶表示装置

(56) 【参考文献】 特許文献1

【課題】 低抵抗率、自己加熱を有し、高い電流密度による高信頼性の薄膜トランジスタを提供する。

【解決手段】 半導体絶縁層10、チャネル3、ゲート11、12、2、LDD領域4からなる薄膜トランジスタにおいて、チャネル4は、チャネル長の1/2の厚さの位置を有する結晶S層で形成され、LDD領域は、結晶成長がチャネルからの電流経路を横切らず、同一電流方向に隣接結晶とみなせるS層からなる。

図 2











【図3】

図 3




【図5】

図 5




【図6】

図 6




(a)



(b)



(c)



【図7】

図 7

